２０１０年第１Ｄ期 中图分类号：ＴＰ２７４ 文献标识码：Ａ 文章编号：１００９—２５５２（２０１０）１０—０１４６—０３ 基于ＦＰＧＡ＋ＤＳＰ的多通道数据采集系统设计 史洪玮 ，王紫婷 ，宁 平 ，张鹏图 （１．兰州交通大学电子信息与工程学院，兰州７３００７０；２．兰州交通大学电工电子实验中心，兰州７３００７０） 摘要：介绍了一种基于ＦＰＧＡ＋ＤＳＰ的多路数据采集系统的设计方案，描述了系统的硬件设计 方案和硬件电路，介绍了信息采集过程以及外围通讯接口及软件设计。通过Ｑｕａｒｔｕｓ ＩＩ８．０ ２￣．ＣＣＳ２ 进行系统仿真，证明了系统设计方案的可行性。 关键词：数据采集系统；ＦＰＧＡ；ＤＳＰ；ＦＩＦＯ Ｄｅｓｉｇｎ ｏｆ ｍｕｌｔｉｃｈａｎｎｅｌ ｄａｔａ ａｃｑｕｉｓｉｔｉｏｎ ｓｙｓｔｅｍ ｂａｓｅｄ ｏｎ ＦＰＧＡ ａｎｄ ＤＳＰ ＳＨＩ Ｈｏｎｇ—ｗｅｉ ，ＷＡＮＧ Ｚｉ－ｔｉｎｇ ，ＮＩＮＧ Ｐｉｎｇ ，ＺＨＡＮＧ Ｐｅｎｇ－ｔｕ （１．Ｓ￣ｏｏｌ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｉｎｆｏｒｍａｔｉｏｎ ａｎｄ Ｅｎｇｉｎｅｅｒｉｎｇ，Ｌａｎｚｈｏｕ Ｊｉａｏｔｏｎｇ Ｕｎｉｖｅｒｓｉｔｙ，Ｌａｎｚｈｏｕ ７３００７０，Ｃｈｉｎａ； ２．Ｅｌｅｃｔｉｃｒａｌ＆Ｅｌｅｃｔｒｏｎｉｃ Ｅｘｐｅｒｉｍｅｎｔａｌ Ｃｅｎｔｅｒ，Ｌａｎｚｈｏｕ Ｊｉａｏｔｏｎｇ Ｕｎｉｖｅｒｓｉｔｙ，Ｌａｎｚｈｏｕ ７３００７０，Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ：Ｔｈｅ ｐａｐｅｒ ｉｎｔｒｏｄｕｃｅｓ ｔｈｅ ｄｅｓｉｇｎ ｏｆ ｍｕｈｉｃｈａｎｎｅｌ ｄａｔａ ａｃｑｕｉｓｉｔｉｏｎ ｓｙｓｔｅｍ ｂａｓｅｄ ｏｎ ＦＰＧＡ ａｎｄ ＤＳＰ．Ｈａｒｄｗａｒｅ ｄｅｓｉｎ ａｎｄ ｃｉｇｒｃｕｉｔ ｏｆ ｔｈｅ ｄａｔａ ａｃｑｕｉｓｉｔｉｏｎ ｓｙｓｔｅｍ ａｎｄ ｓｏｆｔｗａｒｅ ｄｅｓｉｎ ａｒｇｅ ｉｎｔｒｏｄｕｃｅｄ， ｅｘｔｅｒｎａｌ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｉｎｔｅｒｆａｃｅ ａｎｄ ｔｈｅ ｐｒｏｃｅｓｓ ｏｆ ａｃｑｕｉｓｉｔｉｏｎ ａｒｅ ｄｅｓｃｒｉｂｅｄ．Ｓｉｍｕｌａｔｉｏｎ ｒｅｓｕｌｔｓ ｂｙ Ｑｕａｒｔｕｓ ＩＩ８．０ ａｎｄ ＣＣＳ ２ ｐｒｏｖｅ ｔｈａｔ ｔｈｅ ｄｅｓｉｇｎ ｏｆ ｈｅ ｓｙｓｔｔｅｍ ｉｓ ｆｅａｓｉｂｌｅ． Ｋｅｙ ｗｏｒｄｓ：ｄａｔａ ａｃｑｕｉｓｉｔｉｏｎ ｓｙｓｔｅｍ；ＦＰＧＡ；ＤＳＰ；ＦＩＦＯ ０ 引言 在以往的数据采集系统中，单片机、ＤＳＰ常常被 选作主控制器，但随着ＦＰＧＡ性能的不断提高，具有 ｌ 糸玩设计 数据采集系统硬件原理框图如图１所示，由图 知ＤＳＰ收到上位机发送的命令完成系统工作参数 的配置，然后向ＦＰＧＡ发送指令，ＦＰＧＡ收到指令后 一时钟域高，内部延时小，速度快，全部逻辑由硬件完 成等优点，因此在高速数据采集方面ＦＰＧＡ相对有 着巨大优势，但也存在难于实现复杂的算法的缺点， 而ＤＳＰ适合于高速算法的处理，因此为了弥补系统 的不足，本系统采用ＦＰＧＡ＋ＤＳＰ的方案。本系统 方面对多路模拟开关进行选通让选通信号通过信 号调理电路实现电平调整并进行Ａ／Ｄ转换的时序 控制，另一方面把转换好的数据进行数据缓存，当 ＦＩＦＯ满时并产生ＤＳＰ能识别的外部中断信号及标 识信号，通知ＤＳＰ取数据，最后ＤＳＰ对采集到的数 据进行滤波处理、变换、谱分析。 数据采集的控制部分、缓存及外围通讯部分，用ＦＰ— ＧＡ硬件实现；算法处理由ＤＳＰ完成。在线采集的 数据存放在ＤＳＰ外挂的ＳＲＡＭ中。 本设计采用ＤＥ２，ＴＨＤＢ．ＡＤＡ开发平台进行开 发。ＤＥ２平台选用的是ＦＰＧＡ ＥＰ２Ｃ３５Ｆ６７２。 ＴＨＤＢ—ＡＤＡ是针对ＤＥ２开发板设计的一款子开发 板，由ＦＰＧＡ实现对ＡＤ的控制。在本系统中只用 图１系统硬件原理 收稿日期：２０１０—０５—０７ 作者简介：史洪玮（１９８５一），男，硕士研究生。研究方向为测试计量 到了模块的ＡＤ转换部分。其中的芯片ＡＤ９２４８是 一款双通道模数转换器。另外ＤＳＰ选用了ＴＩ推出 的ＴＭＳ３２ＯＵＣ５４ｏ２。 一技术及仪器。 １４６一 ２ 硬件设计 ２．１通道切换电路 端接口元件，将各种信号转换成ＤＳＰ能读取的并行 本系统采用１６通道ＡＤＧ５０６模拟开关进行各 通道的切换。它具有开关速度快、泄漏小等特点。 格式数据。 ＦＰＧＡ的开发采用自顶向下的设计方法，即指 将一个系统按功能划分为不同的模块 Ｊ，而模块再 根据需要再次划分为二级模块，依此往下直到模块 易被实现为止。通过Ｖｅｒｉｌｏｇ编程ＦＰＧＡ即可生成 它主要有Ａ０～Ａ３，ｓ１一ｓ８，Ｄ，ＥＮ端口。其中Ａ０一 Ａ３是二进制地址信号输入端，译码结果用来选择有 效的输出通道；Ｓ１一Ｓ１６是ｌ６路信号的输入端，在 此可以根据需要选择通道数；Ｄ是被选择通道的信 号输出端；ＥＮ是选择开关使能控制端，高电平为有 效。ＦＰＧＡ通过数据帧（如表１所示）来进行通道选 以下逻辑功能模块：主要有双口ＳＲＡＭ模块，ＡＤＣ 接口模块、调理电路放大倍数控制模块、数据接收模 块，以实现对输入信号的采集、存储、处理、输出。 ２．５ ＤＳＰ硬件电路设计 择，每次只选择一路，经Ａ／Ｄ转换后送人ＦＩＦＯ。 表１帧结构的数据格式 Ｄ】Ｄ０ Ａ５ Ａ４ Ａ３ Ａ２ Ａ１ ＡＯ Ａ０一Ａ５表示所选择通道，其中Ａ４，Ａ５恒为０。 Ｄｏ—Ｄ１表示帧结构数据起止标识位。 ２．２信号调理电路 信号调理电路 对模拟信号进行了一定的放 大／衰减，使信号的幅度满足ＡＤ芯片的要求。 本文的前向调理电路采用高速低噪声的模拟开 关ＭＡＸ４５４５去选择不同的反馈电阻，同模拟运算放 大器ＭＡＸ８１７构成标准的反相运算放大器来实现 前向调理。ＭＡＸ８１７的单位增益３ｄＢ，截止频率高 达５０ＭＨｚ，满足宽带宽的要求。ＭＡＸ４５４５的四根控 制线由ＦＰＧＡ设计控制电路去控制，具体是由复位 按钮进行边沿触发，使四位输出电平在０００１、００１０、 ０１００、１０００之间轮流切换，将输出电平去控制 ＭＡＸ４５４５的四根控制线，这样就实现了不同的放大 倍数之间切换，控制信号与放大倍数的对应关系，如 表２所示。 表２控制信号与放大倍数的对应表 ２．３滤波电路 系统接收到的模拟信号总是混有噪声成分，为 达到奈奎斯特采样定理 所要求信号频率的频率 范围，需要利用低通滤波器除去干扰信号及抑制混 叠现象，即进行衰减与滤除。本设计选用二阶巴特 沃斯低通滤波器电路来滤除信号中的高频分量，其 特点是通频带内的的响应曲线最大限度平坦，没有 起伏，而在阻频带逐渐衰减为０．２阶的巴特沃斯低 通滤波器幅频。 ２．４ ＦＰＧＡ硬件电路设计 ＦＰＧＡ作为接口电路的主芯片，充当ＤＳＰ的前 在数据采集过程中，采集的数据缓存在ＦＰＧＡ 内部构建的ＦＩＦＯ＿４ 中在线采集时，通过ＦＰＧＡ与 ＤＳＰ接口将ＦＩＦＯ中的数据转存到的ＤＳＰ外挂的 ＳＲＡＭ内，当需要分析数据时再从存储器中取出。 ＤＳＰ外挂ＦＬＡＳＨ存放程序及配置信息。 ３ 软件设计 ３．１ ＦＰＧＡ软件设计 ３．１．１ ＦＩＦＯ模块 数据在传人ＦＰＧＡ后，直接采用数据在传人ＦＰ— ＧＡ后，直接利用ＲＡＭ 来设计的同步ＦＩＦＯ来缓存 采样数据（如图２所示）。将ＦＩＦＯ抽象为环形数 组，并用读、写指针来控制对环形数组的读写。该 ＦＩＦＯ提供读使能（ｆｆｏｒｄ）和写使能（ｆｆｏｗｒ）输入控制 信号，并指示ＦＩＦＯ的状态（非空（ｎｅｍｐｔｙ），非满 （ｄｕｌ１））。没完成一次读写操作，地址加一。随着 地址的增加，采样数据被依次存人双口ＲＡＭ中，当 存完数据后向ＤＳＰ发出信号。 图２ ＦＩＦＯ ３．１．２ ＡＤＣ接口模块 ＡＤＣ接口模块 主要由分频器、通道选择模块 和ＡＤＣ控制模块组成。分频器一方面产生ＡＤＣ控 制模块的工作时钟，另一方面提供采集启动信号以 触发通道选择模块。通道选择控制模块，输出地址 信号到多路开关，用来选择采集对应通道的数据信 息。该模块 由分频器产生的采集启动信号触发 一１４７— 启动。ＡＤＣ控制模块，主要完成模数转换器的配置 和读取。根据通道选择模块发出的ＡＤ启动信号， ＳＲＡＭ的初始化，即完成对ＥＭＩＦ内部关于 ＳＲＡＭ参数寄存器的初始化 ３．２．２数据采集模块 按照配置信息对选择的通道进行Ａ／Ｄ转换。该模 块的数据接收触发信号在一次Ａ／Ｄ转换结束后该 信号有效，表示开始接收转换结果。为提高准确性， 采取平均值滤波的方法，然后将结果输出至寄存器 ＤＳＰ对数据采集控制主要通过查询和中断两种 方式进行。本系统是通过中断方式进行，即指当 ＦＩＦＯ满时产生一个高电平中断。它的主要流程由 系统初始化和开启中断组成。 初始化程序完成对所有变量以及ＤＳＰ相应寄 存器的初始化工作，同时复位ＳＲＡＭ，并完成采集通 阵列，同时向通道选择模块输出数据有效信号，标识 该通道数据采集结束，数据有效。 ３．２ ＤＳＰ软件设计 ＤＳＰ软件设计 包括模块化编程，其中包括初始 化模块、数据采集模块、通讯模块、ＦＦＴ功能模块等。 ３．２．１初始化模块 初始化模块涉及锁相环的初始化，ＦＬＡＳＨ的初 始化、ＳＲＡＭ的初始化等。 锁相环的初始化，本系统中ＰＬＬ输人时钟为 １０ＭＨｚ的晶振，输出时钟有两个，一个是ＤＳＰ内部 时ＳＹＳＣＬＫ１，另一个是ＥＭＩＦ３。为了得到这两个时 钟而进行初始化。 道及量程的设置，随后开启中断，进入等待中断状 态。当检测到中断时进人中断服务程序，并查询 ＦＰＧＡ相关寄存器查询哪一通道的中断，并将数据 存于ＳＲＡＭ中。 ３．２．３通讯模块 ＵＡＲＴ在ＦＰＧＡ内部实现，但是接收数据的是 ＤＳＰ。ＤＳＰ接收数据时ＵＡＲＴ采用中断方式，即由 ＵＡＲＴ接收ＦＩＦＯ满产生中断通知ＤＳＰ去读取信息。 ３．２．４ Ｆ 功能模块 ＦＬＡＳＨ的初始化，ＥＭＩＦ接口对于异步器件的 控制通过Ａ１ ＣＲ来实现，主要是根据ＦＬＡＳＨ参数设 置数据位宽、读写建立时间、读写选通时间、读写保 持时间。 ●啊● ＤＳＰ对采集到的数据进行滤波处理、变换、谱分 析，下面以Ｆ订为例对信号进行采样点为５１２的谱 分析，如图３所示。 螂 ２ Ｏ 老尊 ●●● ＿ ｊ ｊｌ ｌＩ 嗣啦 ●嘴 ｌ， 麓■ ＿■ 誓Ｊ ●１● １●２ ｔｎ １＿】薯 ●■‘， ●＿ 矗１ 图３信号频谱图 ３．３ ＦＰＧＡ与ＤＳＰ的接口设计 足采集速度和Ａ／Ｄ转换精度的要求。 参考文献： ［１］徐海东，叶卫东．ＦＰＧＡ在高性能数据采集系统中的应用［Ｊ］．计 算机技术与应用，２００５，２５（１）：４ｏ一４３． ［２］刘军，岳兴莲，何国国，等．基于ＦＰＧＡ的数据采集系统的设计 ［Ｊ］．硬件纵横，２００９（１９）：１３一Ｉ５． ［３］林灶生．Ｖｅｒｉｌｏｇ ＦＰＧＡ芯片设计［Ｍ］．北京：北京航空航天大学 出版社，２００６． ＦＰＧＡ与ＤＳＰ两者之间的通信 ，可以分为 ＤＳＰ到ＦＰＧＡ为写操作和ＦＰＧＡ到ＤＳＰ为读操作。 ＤＳＰ发给ＦＰＧＡ的配置信息为：通道切换电路 的选通信号、各通道数据采集使能信号及清零信号、 ＵＡＲＴ的数据格式及中断源设置等。 ＦＰＧＡ返回给ＤＳＰ的信息主要有：数据采集存储 的空满标志，实际采集的数据、ＵＡＲＴ的中断 息等。 ［４］王永水，任勇峰，焦新泉．国外电子元器件［Ｊ］．２００８（１０）：３—４． ［５］程琼，原腾飞，付波．工业控制计算机［Ｊ］．２ＯＯ９，２２（Ｉ１）：４２－４５． ［６］Ａｎｏｎ．Ｃｙｃｌｏｎｅ ＩＩ Ｄｅｖｉｃｅ Ｈａｎｄｂｏｏｋ［ｚ］．２００７． ［７］周林等．数据采集与分析技术［Ｍ］．西安：西安电子科技大学出 版社，２００５． ４ 结束语 提出了一种基于ＦＰＧＡ＋ＤＳＰ的高速多通道数 据采集系统设计方案，将ＦＰＧＡ及ＤＳＰ的优势充分 结合在一起，并针对间歇性数据传输特征，设计了以 ＦＩＦＯ作数据过渡。本系统经过测试，工作稳定，满 ［８］李念强．数据采集与系统设计［Ｍ］．北京：机械工业出版社，２０Ｏ９． ［９］陈美艳．基于ＦＰＧＡ＋ＤＳＰ的信息采集板的设计［Ｄ］，成都：西南 交通大学，２００９． 责任编辑：刘新影